चिप निर्माण प्रक्रिया की पूरी व्याख्या (2/2): वेफर से लेकर पैकेजिंग और परीक्षण तक

प्रत्येक अर्धचालक उत्पाद के निर्माण के लिए सैकड़ों प्रक्रियाओं की आवश्यकता होती है, और संपूर्ण विनिर्माण प्रक्रिया को आठ चरणों में विभाजित किया गया है:वेफर प्रसंस्करण - ऑक्सीकरण - फोटोलिथोग्राफी - नक़्क़ाशी - पतली फिल्म जमाव - इंटरकनेक्शन - परीक्षण - पैकेजिंग.

चरण 5: पतली फिल्म का जमाव

चिप के अंदर सूक्ष्म उपकरण बनाने के लिए, हमें लगातार पतली फिल्मों की परतें जमा करने और अतिरिक्त हिस्सों को नक़्क़ाशी द्वारा हटाने की आवश्यकता होती है, और विभिन्न उपकरणों को अलग करने के लिए कुछ सामग्री भी जोड़ने की आवश्यकता होती है। प्रत्येक ट्रांजिस्टर या मेमोरी सेल उपरोक्त प्रक्रिया के माध्यम से चरण दर चरण निर्मित होता है। जिस "पतली फिल्म" के बारे में हम यहां बात कर रहे हैं वह 1 माइक्रोन (माइक्रोन, एक मीटर का दस लाखवां हिस्सा) से कम मोटाई वाली "फिल्म" को संदर्भित करती है जिसे सामान्य यांत्रिक प्रसंस्करण विधियों द्वारा निर्मित नहीं किया जा सकता है। एक वेफर पर आवश्यक आणविक या परमाणु इकाइयों वाली फिल्म रखने की प्रक्रिया "जमाव" है।

एक मल्टी-लेयर सेमीकंडक्टर संरचना बनाने के लिए, हमें पहले एक डिवाइस स्टैक बनाना होगा, यानी, वेफर की सतह पर पतली धातु (प्रवाहकीय) फिल्मों और ढांकता हुआ (इन्सुलेटिंग) फिल्मों की कई परतों को वैकल्पिक रूप से ढेर करना होगा, और फिर अतिरिक्त को हटा देना होगा त्रि-आयामी संरचना बनाने के लिए बार-बार नक़्क़ाशी प्रक्रियाओं के माध्यम से भागों। जमाव प्रक्रियाओं के लिए जिन तकनीकों का उपयोग किया जा सकता है उनमें रासायनिक वाष्प जमाव (सीवीडी), परमाणु परत जमाव (एएलडी), और भौतिक वाष्प जमाव (पीवीडी) शामिल हैं, और इन तकनीकों का उपयोग करने वाली विधियों को सूखे और गीले जमाव में विभाजित किया जा सकता है।

रासायनिक वाष्प जमाव (सीवीडी)

रासायनिक वाष्प जमाव में, पूर्ववर्ती गैसें एक प्रतिक्रिया कक्ष में प्रतिक्रिया करके वेफर की सतह से जुड़ी एक पतली फिल्म बनाती हैं और उप-उत्पादों को कक्ष से बाहर पंप किया जाता है। प्लाज्मा-संवर्धित रासायनिक वाष्प जमाव प्रतिक्रियाशील गैसों को उत्पन्न करने के लिए प्लाज्मा का उपयोग करता है। यह विधि प्रतिक्रिया तापमान को कम करती है, जिससे यह तापमान-संवेदनशील संरचनाओं के लिए आदर्श बन जाती है। प्लाज्मा का उपयोग करने से जमाव की संख्या भी कम हो सकती है, जिसके परिणामस्वरूप अक्सर उच्च गुणवत्ता वाली फिल्में बनती हैं।

परमाणु परत जमाव (एएलडी)

परमाणु परत का जमाव एक समय में केवल कुछ परमाणु परतें जमा करके पतली फिल्म बनाता है। इस पद्धति की कुंजी स्वतंत्र चरणों को चक्रित करना है जो एक निश्चित क्रम में किए जाते हैं और अच्छा नियंत्रण बनाए रखते हैं। वेफर सतह को प्रीकर्सर से कोटिंग करना पहला कदम है, और फिर वेफर सतह पर वांछित पदार्थ बनाने के लिए प्रीकर्सर के साथ प्रतिक्रिया करने के लिए विभिन्न गैसों को पेश किया जाता है।

भौतिक वाष्प जमाव (पीवीडी)

जैसा कि नाम से पता चलता है, भौतिक वाष्प जमाव का तात्पर्य भौतिक तरीकों से पतली फिल्मों के निर्माण से है। स्पटरिंग एक भौतिक वाष्प जमाव विधि है जो लक्ष्य से परमाणुओं को स्पटर करने के लिए आर्गन प्लाज्मा का उपयोग करती है और उन्हें एक पतली फिल्म बनाने के लिए वेफर की सतह पर जमा करती है। कुछ मामलों में, जमा फिल्म को पराबैंगनी थर्मल उपचार (यूवीटीपी) जैसी तकनीकों के माध्यम से इलाज और सुधार किया जा सकता है।

चरण 6: इंटरकनेक्शन

अर्धचालकों की चालकता कंडक्टरों और गैर-कंडक्टरों (यानी इंसुलेटर) के बीच होती है, जो हमें बिजली के प्रवाह को पूरी तरह से नियंत्रित करने की अनुमति देती है। वेफर-आधारित लिथोग्राफी, नक़्क़ाशी और जमाव प्रक्रियाएं ट्रांजिस्टर जैसे घटकों का निर्माण कर सकती हैं, लेकिन बिजली और संकेतों के संचरण और स्वागत को सक्षम करने के लिए उन्हें कनेक्ट करने की आवश्यकता होती है।

धातुओं का उपयोग उनकी चालकता के कारण सर्किट इंटरकनेक्शन के लिए किया जाता है। अर्धचालकों के लिए उपयोग की जाने वाली धातुओं को निम्नलिखित शर्तों को पूरा करना होगा:

· कम प्रतिरोधकता: चूंकि धातु सर्किट को करंट प्रवाहित करने की आवश्यकता होती है, इसलिए उनमें मौजूद धातुओं का प्रतिरोध कम होना चाहिए।

· थर्मोकेमिकल स्थिरता: धातु इंटरकनेक्शन प्रक्रिया के दौरान धातु सामग्री के गुण अपरिवर्तित रहने चाहिए।

· उच्च विश्वसनीयता: जैसे-जैसे एकीकृत सर्किट तकनीक विकसित होती है, धातु इंटरकनेक्ट सामग्री की थोड़ी मात्रा में भी पर्याप्त स्थायित्व होना चाहिए।

· विनिर्माण लागत: भले ही पहली तीन शर्तें पूरी हो जाएं, बड़े पैमाने पर उत्पादन की जरूरतों को पूरा करने के लिए सामग्री की लागत बहुत अधिक है।

इंटरकनेक्शन प्रक्रिया मुख्य रूप से दो सामग्रियों, एल्यूमीनियम और तांबे का उपयोग करती है।

एल्यूमिनियम इंटरकनेक्शन प्रक्रिया

एल्युमीनियम इंटरकनेक्शन प्रक्रिया एल्युमीनियम जमाव, फोटोरेसिस्ट अनुप्रयोग, एक्सपोज़र और विकास के साथ शुरू होती है, इसके बाद ऑक्सीकरण प्रक्रिया में प्रवेश करने से पहले किसी भी अतिरिक्त एल्यूमीनियम और फोटोरेसिस्ट को चुनिंदा रूप से हटाने के लिए नक़्क़ाशी होती है। उपरोक्त चरण पूरे होने के बाद, इंटरकनेक्शन पूरा होने तक फोटोलिथोग्राफी, नक़्क़ाशी और जमाव प्रक्रियाओं को दोहराया जाता है।

अपनी उत्कृष्ट चालकता के अलावा, एल्यूमीनियम को फोटोलिथोग्राफ करना, खोदना और जमा करना भी आसान है। इसके अलावा, इसकी कम लागत और ऑक्साइड फिल्म पर अच्छा आसंजन है। इसका नुकसान यह है कि इसका संक्षारण करना आसान है और इसका गलनांक कम होता है। इसके अलावा, एल्युमीनियम को सिलिकॉन के साथ प्रतिक्रिया करने और कनेक्शन की समस्या पैदा करने से रोकने के लिए, एल्युमीनियम को वेफर से अलग करने के लिए धातु के जमाव को जोड़ने की आवश्यकता होती है। इस जमाव को "अवरोध धातु" कहा जाता है।

Aluminum circuits are formed by deposition. After the wafer enters the vacuum chamber, a thin film formed by aluminum particles will adhere to the wafer. This process is called "vapor deposition (VD)", which includes chemical vapor deposition and physical vapor deposition.

कॉपर इंटरकनेक्शन प्रक्रिया

जैसे-जैसे सेमीकंडक्टर प्रक्रियाएं अधिक परिष्कृत होती जाती हैं और डिवाइस का आकार छोटा होता जाता है, एल्यूमीनियम सर्किट की कनेक्शन गति और विद्युत गुण अब पर्याप्त नहीं होते हैं, और नए कंडक्टरों की आवश्यकता होती है जो आकार और लागत दोनों आवश्यकताओं को पूरा करते हैं। तांबा एल्युमीनियम की जगह ले सकता है इसका पहला कारण यह है कि इसमें कम प्रतिरोध होता है, जो तेज डिवाइस कनेक्शन गति की अनुमति देता है। तांबा अधिक विश्वसनीय भी है क्योंकि यह एल्युमीनियम की तुलना में इलेक्ट्रोमाइग्रेशन, धातु के माध्यम से करंट प्रवाहित होने पर धातु आयनों की गति के प्रति अधिक प्रतिरोधी है।

हालाँकि, तांबा आसानी से यौगिक नहीं बनाता है, जिससे इसे वाष्पीकृत करना और वेफर की सतह से निकालना मुश्किल हो जाता है। इस समस्या का समाधान करने के लिए, तांबे को खोदने के बजाय, हम ढांकता हुआ सामग्रियों को जमा करते हैं और खोदते हैं, जो आवश्यकता पड़ने पर खाइयों और विअस से युक्त धातु रेखा पैटर्न बनाते हैं, और फिर इंटरकनेक्शन प्राप्त करने के लिए उपरोक्त "पैटर्न" को तांबे से भर देते हैं, एक प्रक्रिया जिसे "दमिश्क" कहा जाता है। .

जैसे-जैसे तांबे के परमाणु ढांकता हुआ में फैलते रहते हैं, उत्तरार्द्ध का इन्सुलेशन कम हो जाता है और एक बाधा परत बन जाती है जो तांबे के परमाणुओं को आगे फैलने से रोकती है। फिर अवरोधक परत पर तांबे के बीज की एक पतली परत बनाई जाती है। यह चरण इलेक्ट्रोप्लेटिंग की अनुमति देता है, जो तांबे के साथ उच्च पहलू अनुपात पैटर्न को भरना है। भरने के बाद, अतिरिक्त तांबे को मेटल केमिकल मैकेनिकल पॉलिशिंग (सीएमपी) द्वारा हटाया जा सकता है। पूरा होने के बाद, एक ऑक्साइड फिल्म जमा की जा सकती है, और अतिरिक्त फिल्म को फोटोलिथोग्राफी और नक़्क़ाशी प्रक्रियाओं द्वारा हटाया जा सकता है। कॉपर इंटरकनेक्शन पूरा होने तक उपरोक्त प्रक्रिया को दोहराना होगा।

उपरोक्त तुलना से, यह देखा जा सकता है कि कॉपर इंटरकनेक्शन और एल्यूमीनियम इंटरकनेक्शन के बीच अंतर यह है कि अतिरिक्त तांबे को नक़्क़ाशी के बजाय धातु सीएमपी द्वारा हटा दिया जाता है।

चरण 7: परीक्षण

परीक्षण का मुख्य लक्ष्य यह सत्यापित करना है कि सेमीकंडक्टर चिप की गुणवत्ता एक निश्चित मानक को पूरा करती है या नहीं, ताकि दोषपूर्ण उत्पादों को खत्म किया जा सके और चिप की विश्वसनीयता में सुधार किया जा सके। इसके अलावा, परीक्षण किए गए दोषपूर्ण उत्पाद पैकेजिंग चरण में प्रवेश नहीं करेंगे, जिससे लागत और समय बचाने में मदद मिलती है। इलेक्ट्रॉनिक डाई सॉर्टिंग (ईडीएस) वेफर्स के लिए एक परीक्षण विधि है।

ईडीएस एक ऐसी प्रक्रिया है जो वेफर अवस्था में प्रत्येक चिप की विद्युत विशेषताओं को सत्यापित करती है और इस तरह अर्धचालक उपज में सुधार करती है। ईडीएस को निम्नानुसार पांच चरणों में विभाजित किया जा सकता है:

01 विद्युत पैरामीटर मॉनिटरिंग (ईपीएम)

ईपीएम सेमीकंडक्टर चिप परीक्षण में पहला कदम है। यह चरण सेमीकंडक्टर एकीकृत सर्किट के लिए आवश्यक प्रत्येक डिवाइस (ट्रांजिस्टर, कैपेसिटर और डायोड सहित) का परीक्षण करेगा ताकि यह सुनिश्चित किया जा सके कि उनके विद्युत पैरामीटर मानकों को पूरा करते हैं। ईपीएम का मुख्य कार्य मापा विद्युत विशेषता डेटा प्रदान करना है, जिसका उपयोग अर्धचालक विनिर्माण प्रक्रियाओं और उत्पाद प्रदर्शन की दक्षता में सुधार करने के लिए किया जाएगा (दोषपूर्ण उत्पादों का पता लगाने के लिए नहीं)।

02 वेफर एजिंग टेस्ट

अर्धचालक दोष दर दो पहलुओं से आती है, अर्थात् विनिर्माण दोष की दर (प्रारंभिक चरण में अधिक) और पूरे जीवन चक्र में दोष की दर। वेफर एजिंग परीक्षण का तात्पर्य उन उत्पादों का पता लगाने के लिए एक निश्चित तापमान और एसी/डीसी वोल्टेज के तहत वेफर का परीक्षण करना है जिनमें प्रारंभिक चरण में दोष हो सकते हैं, यानी संभावित दोषों की खोज करके अंतिम उत्पाद की विश्वसनीयता में सुधार करना।

03 पता लगाना

उम्र बढ़ने का परीक्षण पूरा होने के बाद, अर्धचालक चिप को एक जांच कार्ड के साथ परीक्षण उपकरण से जोड़ा जाना चाहिए, और फिर संबंधित अर्धचालक कार्यों को सत्यापित करने के लिए वेफर पर तापमान, गति और गति परीक्षण किए जा सकते हैं। कृपया विशिष्ट परीक्षण चरणों के विवरण के लिए तालिका देखें।

04 मरम्मत

मरम्मत सबसे महत्वपूर्ण परीक्षण चरण है क्योंकि कुछ दोषपूर्ण चिप्स की मरम्मत समस्याग्रस्त घटकों को बदलकर की जा सकती है।

05 डॉटिंग

विद्युत परीक्षण में विफल रहने वाले चिप्स को पिछले चरणों में सुलझा लिया गया है, लेकिन उन्हें अलग करने के लिए अभी भी उन्हें चिह्नित करने की आवश्यकता है। पहले, हमें दोषपूर्ण चिप्स को विशेष स्याही से चिह्नित करने की आवश्यकता होती थी ताकि यह सुनिश्चित किया जा सके कि उन्हें नग्न आंखों से पहचाना जा सके, लेकिन अब सिस्टम परीक्षण डेटा मूल्य के अनुसार स्वचालित रूप से उन्हें सॉर्ट करता है।

चरण 8: पैकेजिंग

पिछली कई प्रक्रियाओं के बाद, वेफर समान आकार के वर्गाकार चिप्स बनाएगा (जिन्हें "सिंगल चिप्स" भी कहा जाता है)। अगला काम काटने के द्वारा अलग-अलग चिप्स प्राप्त करना है। नए कटे हुए चिप्स बहुत नाजुक होते हैं और विद्युत संकेतों का आदान-प्रदान नहीं कर सकते हैं, इसलिए उन्हें अलग से संसाधित करने की आवश्यकता होती है। यह प्रक्रिया पैकेजिंग है, जिसमें सेमीकंडक्टर चिप के बाहर एक सुरक्षात्मक आवरण बनाना और उन्हें बाहर के साथ विद्युत संकेतों का आदान-प्रदान करने की अनुमति देना शामिल है। संपूर्ण पैकेजिंग प्रक्रिया को पांच चरणों में विभाजित किया गया है, अर्थात् वेफर सॉइंग, सिंगल चिप अटैचमेंट, इंटरकनेक्शन, मोल्डिंग और पैकेजिंग परीक्षण।

01 वेफर आरा

वेफर से अनगिनत सघन रूप से व्यवस्थित चिप्स को काटने के लिए, हमें पहले वेफर के पिछले हिस्से को सावधानीपूर्वक "पीसना" चाहिए जब तक कि इसकी मोटाई पैकेजिंग प्रक्रिया की जरूरतों को पूरा न कर ले। पीसने के बाद, हम वेफर पर स्क्राइब लाइन के साथ तब तक काट सकते हैं जब तक कि सेमीकंडक्टर चिप अलग न हो जाए।

वेफर काटने की तकनीक तीन प्रकार की होती है: ब्लेड कटिंग, लेजर कटिंग और प्लाज्मा कटिंग। ब्लेड डाइसिंग वेफर को काटने के लिए हीरे के ब्लेड का उपयोग है, जो घर्षण गर्मी और मलबे से ग्रस्त है और इस प्रकार वेफर को नुकसान पहुंचाता है। लेज़र डाइसिंग में उच्च परिशुद्धता होती है और यह पतली मोटाई या छोटी स्क्राइब लाइन रिक्ति वाले वेफर्स को आसानी से संभाल सकती है। प्लाज़्मा डाइसिंग प्लाज़्मा नक़्क़ाशी के सिद्धांत का उपयोग करता है, इसलिए यह तकनीक तब भी लागू होती है, भले ही स्क्राइब लाइन रिक्ति बहुत छोटी हो।

02 सिंगल वेफर अटैचमेंट

सभी चिप्स वेफर से अलग हो जाने के बाद, हमें अलग-अलग चिप्स (एकल वेफर्स) को सब्सट्रेट (लीड फ्रेम) से जोड़ना होगा। सब्सट्रेट का कार्य अर्धचालक चिप्स की सुरक्षा करना और उन्हें बाहरी सर्किट के साथ विद्युत संकेतों का आदान-प्रदान करने में सक्षम बनाना है। चिप्स को जोड़ने के लिए तरल या ठोस टेप चिपकने वाले पदार्थों का उपयोग किया जा सकता है।

03 इंटरकनेक्शन

चिप को सब्सट्रेट से जोड़ने के बाद, हमें विद्युत सिग्नल विनिमय प्राप्त करने के लिए दोनों के संपर्क बिंदुओं को भी जोड़ने की आवश्यकता है। इस चरण में दो कनेक्शन विधियां उपयोग की जा सकती हैं: पतली धातु के तारों का उपयोग करके तार बॉन्डिंग और गोलाकार सोने के ब्लॉक या टिन ब्लॉक का उपयोग करके फ्लिप चिप बॉन्डिंग। वायर बॉन्डिंग एक पारंपरिक तरीका है, और फ्लिप चिप बॉन्डिंग तकनीक सेमीकंडक्टर निर्माण को गति दे सकती है।

04 मोल्डिंग

सेमीकंडक्टर चिप का कनेक्शन पूरा करने के बाद, सेमीकंडक्टर एकीकृत सर्किट को तापमान और आर्द्रता जैसी बाहरी स्थितियों से बचाने के लिए चिप के बाहर एक पैकेज जोड़ने के लिए एक मोल्डिंग प्रक्रिया की आवश्यकता होती है। आवश्यकतानुसार पैकेज मोल्ड बनने के बाद, हमें सेमीकंडक्टर चिप और एपॉक्सी मोल्डिंग कंपाउंड (ईएमसी) को मोल्ड में डालना होगा और इसे सील करना होगा। सीलबंद चिप अंतिम रूप है.

05 पैकेजिंग परीक्षण

जिन चिप्स का अंतिम रूप पहले ही आ चुका है, उन्हें अंतिम दोष परीक्षण भी पास करना होगा। अंतिम परीक्षण में प्रवेश करने वाले सभी तैयार सेमीकंडक्टर चिप्स तैयार सेमीकंडक्टर चिप्स हैं। उन्हें परीक्षण उपकरण में रखा जाएगा और विद्युत, कार्यात्मक और गति परीक्षणों के लिए वोल्टेज, तापमान और आर्द्रता जैसी विभिन्न स्थितियां निर्धारित की जाएंगी। इन परीक्षणों के परिणामों का उपयोग दोषों का पता लगाने और उत्पाद की गुणवत्ता और उत्पादन दक्षता में सुधार के लिए किया जा सकता है।

पैकेजिंग प्रौद्योगिकी का विकास

जैसे-जैसे चिप का आकार घटता है और प्रदर्शन आवश्यकताएँ बढ़ती हैं, पैकेजिंग में पिछले कुछ वर्षों में कई तकनीकी नवाचार हुए हैं। कुछ भविष्य-उन्मुख पैकेजिंग तकनीकों और समाधानों में पारंपरिक बैक-एंड प्रक्रियाओं जैसे वेफर-लेवल पैकेजिंग (डब्ल्यूएलपी), बम्पिंग प्रक्रियाओं और पुनर्वितरण परत (आरडीएल) तकनीक के साथ-साथ फ्रंट-एंड के लिए नक़्क़ाशी और सफाई प्रौद्योगिकियों के लिए जमाव का उपयोग शामिल है। वेफर विनिर्माण.

उन्नत पैकेजिंग क्या है?

पारंपरिक पैकेजिंग के लिए प्रत्येक चिप को वेफर से काटकर एक सांचे में रखना पड़ता है। वेफर-स्तरीय पैकेजिंग (डब्ल्यूएलपी) एक प्रकार की उन्नत पैकेजिंग तकनीक है, जो वेफर पर चिप को सीधे पैकेजिंग करने को संदर्भित करती है। डब्ल्यूएलपी की प्रक्रिया पहले पैकेज करना और परीक्षण करना है, और फिर एक समय में सभी गठित चिप्स को वेफर से अलग करना है। पारंपरिक पैकेजिंग की तुलना में, डब्ल्यूएलपी का लाभ कम उत्पादन लागत है।

उन्नत पैकेजिंग को 2डी पैकेजिंग, 2.5डी पैकेजिंग और 3डी पैकेजिंग में विभाजित किया जा सकता है।

छोटी 2डी पैकेजिंग

जैसा कि पहले उल्लेख किया गया है, पैकेजिंग प्रक्रिया का मुख्य उद्देश्य सेमीकंडक्टर चिप के सिग्नल को बाहर भेजना शामिल है, और वेफर पर बने उभार इनपुट/आउटपुट सिग्नल भेजने के लिए संपर्क बिंदु हैं। इन धक्कों को फैन-इन और फैन-आउट में विभाजित किया गया है। पहले पंखे के आकार का चिप के अंदर है, और दूसरे पंखे के आकार का चिप सीमा से परे है। हम इनपुट/आउटपुट सिग्नल को I/O (इनपुट/आउटपुट) कहते हैं, और इनपुट/आउटपुट की संख्या को I/O काउंट कहते हैं। पैकेजिंग विधि निर्धारित करने के लिए I/O गिनती एक महत्वपूर्ण आधार है। यदि I/O गिनती कम है, तो फैन-इन पैकेजिंग का उपयोग किया जाता है। चूंकि पैकेजिंग के बाद चिप का आकार ज्यादा नहीं बदलता है, इसलिए इस प्रक्रिया को चिप-स्केल पैकेजिंग (सीएसपी) या वेफर-लेवल चिप-स्केल पैकेजिंग (डब्ल्यूएलसीएसपी) भी कहा जाता है। यदि I/O गिनती अधिक है, तो आमतौर पर फैन-आउट पैकेजिंग का उपयोग किया जाता है, और सिग्नल रूटिंग को सक्षम करने के लिए बंप के अलावा पुनर्वितरण परतों (आरडीएल) की आवश्यकता होती है। यह "फैन-आउट वेफर-लेवल पैकेजिंग (FOWLP)" है।

2.5D पैकेजिंग

2.5D पैकेजिंग तकनीक दो या दो से अधिक प्रकार के चिप्स को एक ही पैकेज में रख सकती है, जबकि सिग्नल को पार्श्व रूप से रूट करने की अनुमति देती है, जिससे पैकेज का आकार और प्रदर्शन बढ़ सकता है। सबसे व्यापक रूप से उपयोग की जाने वाली 2.5डी पैकेजिंग विधि मेमोरी और लॉजिक चिप्स को सिलिकॉन इंटरपोजर के माध्यम से एक पैकेज में डालना है। 2.5डी पैकेजिंग के लिए मुख्य प्रौद्योगिकियों जैसे थ्रू-सिलिकॉन विअस (टीएसवी), माइक्रो बम्प और फाइन-पिच आरडीएल की आवश्यकता होती है।

3डी पैकेजिंग

3डी पैकेजिंग तकनीक सिग्नल को लंबवत रूप से रूट करने की अनुमति देते हुए दो या दो से अधिक प्रकार के चिप्स को एक ही पैकेज में रख सकती है। यह तकनीक छोटे और उच्च I/O काउंट सेमीकंडक्टर चिप्स के लिए उपयुक्त है। टीएसवी का उपयोग उच्च I/O गणना वाले चिप्स के लिए किया जा सकता है, और वायर बॉन्डिंग का उपयोग कम I/O गणना वाले चिप्स के लिए किया जा सकता है, और अंततः एक सिग्नल सिस्टम बनाता है जिसमें चिप्स लंबवत रूप से व्यवस्थित होते हैं। 3डी पैकेजिंग के लिए आवश्यक मुख्य तकनीकों में टीएसवी और माइक्रो-बम्प तकनीक शामिल हैं।

अब तक, सेमीकंडक्टर उत्पाद निर्माण के आठ चरण "वेफर प्रसंस्करण - ऑक्सीकरण - फोटोलिथोग्राफी - नक़्क़ाशी - पतली फिल्म जमाव - इंटरकनेक्शन - परीक्षण - पैकेजिंग" पूरी तरह से पेश किए गए हैं। "रेत" से "चिप्स" तक, सेमीकंडक्टर तकनीक "पत्थरों को सोने में बदलने" का वास्तविक संस्करण पेश कर रही है।

VeTek सेमीकंडक्टर एक पेशेवर चीनी निर्माता हैटैंटलम कार्बाइड कोटिंग, सिलिकॉन कार्बाइड कोटिंग, विशेष ग्रेफाइट, सिलिकॉन कार्बाइड सिरेमिकऔरअन्य सेमीकंडक्टर सिरेमिक. VeTek सेमीकंडक्टर सेमीकंडक्टर उद्योग के लिए विभिन्न SiC वेफर उत्पादों के लिए उन्नत समाधान प्रदान करने के लिए प्रतिबद्ध है।

यदि आप उपरोक्त उत्पादों में रुचि रखते हैं, तो कृपया बेझिझक हमसे सीधे संपर्क करें।  

भीड़: +86-180 6922 0752

व्हाट्सएप: +86 180 6922 0752

ईमेल: anny@veteksemi.com